PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-249233

(43)Date of publication of application: 30.10.1987

(51)Int.Cl.

G06F 9/30 G06F 1/04

G06F 15/06

(21)Application number: 61-095460

(71)Applicant: NIPPON DENSO CO LTD

(22)Date of filing:

22.04.1986


(72)Inventor: KAMATA TADASHI

(54) MICROPROCESSOR

(57)Abstract:

PURPOSE: To heighten universality, by selecting a machine cycle out of clock signals having different cycles.

CONSTITUTION: A machine cycle setting circuit 23 consists of an oscillator 30 which outputs a rectangular wave having prescribed frequency and duty, a clock signal supplying part 31 which supplies the rectangular wave outputted from the oscillator 30 to another circuit. a frequency-divider 32 which frequency-divides the rectangular wave, a frequency-divider 33 which frequency-divides again a frequency-divided rectangular wave, and a clock signal selecting part 35 which is operated as a clock signal selecting means with an address decoder 3. The clock signal selecting part 35 selects the clock signal outputted from the clock signal supplying part 31, the frequency-divider 32, or the frequency-divider 33, corresponding to the output of the address decoder 3, and outputs it as a clock signal ϕ which decides the machine cycle of a one bit microprocessor 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

⑩ 日本国特許庁(JP)

⑩ 特許出願公開

◎ 公 開 特 許 公 報 (A) 昭62 - 249233

@Int_Cl_4 識別記号 庁内整理番号 ❷公開 昭和62年(1987)10月30日 G 06 F 9/30 3 3 0 7361 - 5B7157-5B 1/04 15/06 7343-5B 3 2 0 審査請求 未請求 発明の数 1 (全10頁)

❷発明の名称

マイクロプロセツサ

到特 願 昭61-95460

②出 願 昭61(1986)4月22日

母発 明 者 鎌 田 忠 刈谷市昭和町1丁目1番地 日本電装株式会社内

⑪出 願 人 日本電装株式会社 刈谷市昭和町1丁目1番地

②代理人 弁理士足立 勉

明 細 朝

1 発明の名称

マイクロプロセッサ

2 特許請求の範囲

少なくとも、

記憶手段に記憶された命令を順次実行する命令 実行部と、

該命令実行部にマシンサイクルとしてのクロック信号を供給するクロック信号供給部と、

上記命令実行部の行なう所定の命令に従ってカウント動作を開始し、上記マシンサイクルに基づいて実行されるカウント動作の上記カウントの終了まで次の命令の実行開始を停止させるカウンタと、

を備えたマイクロプロセッサにおいて、

上記クロック信号供給部は、

クロック周期の異なる二つ以上のクロック信 号を生成する複数クロック信号生成手段と、

上記命令実行部の実行する所定の命令に従って、上記複数クロック信号生成手段の生成するク

ロック信号のうち一つを選択し、マシンサイクル として出力させるクロック信号選択手段と、

を備えたことを特徴とするマイクロプロセッサ。

3 発明の詳細な説明

発明の目的

[産業上の利用分野]

本発明は、マイクロプロセッサに関し、詳しくは分岐命令を持たずサイクリックに処理を行なうマイクロプロセッサのマシンサイクルに関するものである。

[従来の技術]

従来より分岐命令等を持たずサイクリックに処理を行なうマイクロプロセッサが知られているが、こうしたマイクロプロセッサでは、実行される処理において所定の特ち時間を生成するために、命令実行部の行なう所定の命令に従ってカウント動作を開始し、このカウントの終了まで次の命令の実行開始を停止させるカウンタを用意している。

「問題点」

しかしながら、こうしたマイクロプロセッサに

は次の様な問題があり、一層の改善が望まれていた。

マイクロプロセッサの動作時間は、通常、命令 実行部に供給されるマシンサイクルとしてのクロ ックを基本として定められる。このマシンサイク ルは、マイクロプロセッサの各処理のうち最も商 速の処理が要求されるものに合わせて定められる。 従って、長いウェイトと高速処理とを両立させよ うとすると、長いウェイトをかけるためには段数 の極めて多いカウンタを設けなければならないと いった問題があった。また、例え多段のカウンタ を設けたとしても、この多段のカウンタを動作さ せるには、かなりの容量のメモリ等が必要とされ た。このため、1ビットマイクロプロセッサの様 に、実装スペースが小さく、しかもメモリ容量等 が限られたマイクロプロセッサにおいては、これ らの制約を受けて、上記の様な長いウェイトと高 速処理とを共に必要とする処理の実現は困難にな るといった問題があった。

発明の構成

ロック信号のうち一つを選択し、マシンサイクル として出力させるクロック信号選択手段と、

を備えて構成されている。

ここで、カウンタとは、所定の段数を有するカウンタであり、命令実行部の行なう所定の命令に従ってカウント動作を開始し、該カウントの終了まで次の命令の実行開始を停止させるものである。このカウンタは、所謂J-Kフリップフロップ等を用いて構成することができる。

複数クロック信号生成手段とは、クロック信号供給部において、クロック周期の異なる二つ以上のクロック信号を生成するものであり、所定の周期を有する矩形彼を分周する所謂分周器等を用いて構成すること等が考えられる。

クロック信号選択手段とは、クロック信号供給 部において、命令実行部の実行する所定の命令に 従って、複数クロック信号生成手段の生成するク ロック信号のうちの一つを選択し、その選択され たクロック信号をマシンサイクルとして出力する 手段のことである。このクロック信号選択手段は、 [問題点を解決するための手段]

上記問題点を解決するために本発明のとった構成は次の如くである。即ち、本発明のマイクロプロセッサは、

少なくとも、

記憶手段に記憶された命令を順次実行する命令 実行部と、

該命令実行部にマシンサイクルとしてのクロッ ク信号を供給するクロック信号供給部と、

上記命令実行部の行なう所定の命令に従ってカウント動作を開始し、上記マシンサイクルに基づいて実行されるカウント動作の上記カウントの終了まで次の命令の実行開始を停止させるカウンタと、

を備えたマイクロプロセッサにおいて、

上記クロック信号供給部は、

クロック周期の異なる二つ以上のクロック信 号を生成する複数クロック信号生成手段と、

上記命令実行部の実行する所定の命令に従って、上記複数クロック信号生成手段の生成するク

所謂デコーダ等を用いて実現することができる。

尚、上記複数クロック信号生成手段及びクロック信号選択手段を含むクロック信号供給部は、マイクロプロセッサに内蔵する様に構成してもよい。またして構成してもよい。またけるであるであるマイクロプロセッサは、分ののでもよいがでして、サであれば何ピットのものでもよいが、メモリ容量等の制約を受ける1ピットマイクロアロセッサであれば、その効果は一層大きい。

〔作用〕

本発明のマイクロプロセッサは、クロック供給 手段から供給されるクロック信号をマシンサイク ルとし、記憶手段に記憶された命令を順次実行の の命令実行部を備え、所定のウェイトを令の のかったは、カウントの終了まで次の命令の 関始を停止させるカウンタのカウンタ動作を開始 させる所定の命令を命令実行がしたり させる所定の命令を命令では、クロプロセッサは、クロ ク供給手段に備えられた複数クロック信号生成手

特開昭62-249233(3)

段によりクロック周期の異なる2以上のクロック信号を生成しており、命令実行する所実行する所定の命令に従って、クロック信号選択手段によりこのクロック信号の内の一つを選択し、これをマシンサイクルとする。従って、本発明のマイクロシンサイクルを切り換え、カウンは、命令実行のの動作時間に応じて定まるウェイト時間を切り替える。

[実施例]

次に本発明の実施例について詳細に説明する。 第1図は、本発明一実施例としての1ビットマイクロプロセッサ1の内部構成を示すプロック図で ある。

本実施例の1ピットマイクロプロセッサ1は、C-MOS型半導体集積回路として構成され、電源端子Vdd.接地端子Vssの他、信号入力用端子PA1ないしPA5及び信号出力用端子PB1ないしPB6を備えた16ピンD1しタイプのものである。この1ピットマイクロプロセッサ1の内

る8ピットのカウンタであり、16進数00から FFまでの256のアドレスをサイクリックに指 定する。このプログラムカウンタ2の内容はアドレスデコーダ3によってデコーダされるのでで、これによりROM5内の対応するアドレスの内容の内の出される。尚、クロック周期の異なる複数のクロック信号を生成し、その複数のクロック信号を生成し、その複数のクロック信号を生成して選択するである。

ROM5より読み出された命令コードにはインストラクションとオペランドが含まれており、このうちインストラクションは、内部バス20を介して命令デコーダ8にロードされる。命令デコーダ8は、12ピットのデータの上位4ピットとして展開されているインストラクションを読み取り、その内容を解析してロジックユニット10に所とっての指令を与える。一方、命令コードの下位8ピットとして展開されているオペランドは、通常、RM14のアドレスを指定するのに用いられてお

部は、第1図に示すように、プログラムカウンタ 2 、アドレスデコーダ3 、読み出専用メモリ(R O M) 5 からなる命令コード出力部 6 、命令デコーダ8 、ロジックユニット10、リザルトレジスタ12 、ランダムアクセスメモリ(R A M) 1 4 、入力回路16 及び出力回路18が、内部バス20によう構成となっており、1 にょりト単位の論理演算を行なうよう構成されている。またイマ演算を行なう6 段のカウンタ22、1 にットマイクには、第2のサイクルのを設定するマシンサイクルのを設定する。

プログラムカウンタ2, アドレスデコーダ3, ROM5からなる命令コード出力部6は、予めROM5に記憶された1ワード12ビットの命令コードを、プログラムカウンタ2の値に従って内部パス20に出力するものである。プログラムカウンタ2は、マシンサイクル数定回路23の出力するマシンサイクルのに同期してカウントアップす

り、命令コードが内部バス20に乗せられると、 指定されたアドレスのRAM14がアクセスされ る。

ロジックユニット10は、リザルトレジスタ1 2と共に1ピットの論理演算を行なうユニットで あり、例えば命令コードの下位8ピットで指定さ れたアドレスのRAM14の内容りata (1ピッ ト)とリザルトレジスタ12に保存されているデ -タRRとの論理和や論理積をとるといった演算 を行なう。もとより、命令コードの中には、所定 アドレスのデータ Data をリザルトレジスタ12 へ読み出したり、魯き込んだりするイントラクシ ョンも含まれており、所定のアドレスが割り付け られた入力回路16の各ピットの状態をリザルト レジスタ12にロードすることもできる。また、 所定の論理演算操作をした後、その結果をRAM 14の特定のアドレスに格納したり、所定のアド レスが割り付けられた出力回路18の所定ピット に出力するといった操作も行なうことができる。

入力回路16は、5ピットの入力ポートD0 な

いしD4を有し、各々信号入力用増子PA1ないしPA5に接続されている。入力ポートD0ないしD4は、総て外部のレベル信号を2億化して読み込むポートであり、外部からの入力信号(電圧Vin)が入力ポートD0ないしD4の関値Vthを越えた時にはハイレベル1を、以下の時にはロウレベルOを、各々入力する。

カウンタ22は、RAM14と8ピット単位でス、RAM14と8ピット単位でスとの受け渡れた6時にタである。即されかののでのののではなり、たらのではなり、たらのではなり、たらのではなり、たらのではなり、たらのではなり、できるでは、アウンのでは、カウンのでは、アウンのででである。2つからのでは、アウンのででである。2つからのでは、アウンのででであり、逆に、周期が長い程、カウンタ2のが長いた。

ダ3の出力は、回路相互の動作の周期をとるために、クロック信号供給部31等を介してクロック信号選択部35に入力されている。

第2図に示すように、マシンサイクル設定回路 23は、上述した発掘器30,クロック信号供給 31,分別器32ないし33及びクロック信号の 31,分別器32ないし33及びクロック信号の 31,分別器32ないし33及びクロック信号の 31,分別器32ないし33及でクロックにの 31,分別で、パワーオンリセットに 31,分別で、パワーオンリセットに 31,分別で、パワーオンリセットに 31,分別で、パワーオンリセットに 31,分別で、これて 31,分別で、これで 31,分別で、 31,分別で 31,分の 31,分の 31,分の 31,分の 31,分の 31,分の 31,

クロック信号供給部31および2組の分周器3 2.33は、アドレスデコーダ3からの入力信号 SC、SG1、SG2を受けて動作する。そこで まずアドレスデコーダ3のうち、マシンサイクル 設定回路23の動作に関与する部分について説明. ウント速度は遅くなる。

上記マシンサイクル設定回路23は、既略的に は、第1図に示すように、所定周波数の所定デュ ーティの矩形波を出力する発振器30、発振器3 〇より出力される矩形波を他の回路に供給するク ロック信号供給邸31、この矩形波を分周する分 周器32、分周器32により分周された矩形波を 更に分周する分周器33、及びアドレスデコーダ 3と共にクロック信号選択手段として働くクロッ ク信号選択部35とから構成されている。クロッ ク信号選択部35は、クロック信号供給部31, 分周器32もしくは分周器33の出力するクロッ ク信母を、アドレスデコーダ3の出力に応じて選 択する四路であり、これを1ピットマイクロプロ セッサ1のマシンサイクルを定めるクロック信号 **ゆとして出力する。このクロック信号選択部35** は、模式的にはアンド回路とオア回路との組み合 わせにより実現される。尚、マシンサイクル設定 回路23の詳細を示す第2図に依拠して後述する ように、実際の回路においては、アドレスデコー

する。尚、以下の説明において、第2図に示す回路中の点A、B、C、D、E、F、G1、G2、H、I、J、Kの信号を適宜引用するが、特に所定周期のクロック信号となっているものをクロック信号のA、中B…の如く呼び、単にオン・オフ信号として扱われるものを信号SC、SD…の如く呼ぶものとする。

第2図に示すように、アドレスデコーダ3は、アドレスパスのラッチされたアドレス信号AOはいしA11を入力して動作するが、アドレンンのは11を入力して動作するが、アドレンンは11を入力して動作するが、アドレンは11を入力してあり、直接もしてドライブされる11により、直列に接続され、NーMOSトランジスタTC2ないして11を表示して11を表

のソースにドレインが接続されたN-MOSトランジスタTr3のソースと、N-MOSトランジスタTr4のソースにドレインが接続されたN-MOSトランジスタTr5ソースと、N-MOSトランジスタTr5のソースにドレインが接続されたN-MOSトランジスタTr7のソースとが、一括してN-MOSトランジスタTr7のドレインは接続されている。N-MOSトランジスタTr8のドレインは、在で表されている。N-MOSトランジスタ下で多次を表されて、Tr4,Tr6のドレインは、各々既満され、クロック信号供給部31,分周器32,分周器33の各入力信号SC,SG1,SG2となっている。

また、N-MOSトランジスタTr4,Tr6, Tr8,Tr10のゲートには直接、アドレス信 号AO,A1,A2,A4が接続されている。一 方、N-MOSトランジスタTr2,Tr7のゲ ートにはアドレス信号AOを反転するインパータ 40の出力が、N-MOSトランジスタTr3, Tr5のゲートにはアドレス信号A1を反転する

回路を介して初段のインパータ50の入力に帰還するよう構成されている。従って、発振器30は、抵抗器R4の抵抗値とコンデンサC1の容量とによる積分時定数によって定まる周波数のクロック信号のA(デューティ約50%)を、インパータ50より出力する。このクロック信号のAを第3図のタイミングチャート最上段に示した。

インバータ41の出力が、各々接続されている。 更に、N-MOSトランジスタT r 9 , T r 1 1 ないしT r 1 7 の各ゲートには、アドレス信号A 3 , A 5 ないしA 1 1 を反転するインバータ42 ないし49の各出力が、各々接続されている。従って、命令コードがO 1 4 [H] ([H] は 1 6 進数であることを示す) であれば、N-MOSトランジスタT r 2 , T r 3 , T r 8 ないしT r 1 7 がオン状態となり、入力信号S C がロウレベルとされる。他の入力信号」、O 1 6 [A] の時、 ま他的にロウレベルとされる。

次に、マシンサイクル設定回路 2 3 各部の構成 とその働きについて説明する。

発振器30は、直列に接続された3段のインパータ50.51.52、積分用の抵抗器R4及びコンデンサC1を備え、最終段のインパータ52の出力が、抵抗器R4及びインパータ51の出力との間に介装されたコンデンサC1からなる積分

されるクロックに同期して反転して出力するものである。第2図中、「↑」のクロック信号を受けるクロックドインパータは、与えられるクロックの立ち上がりに同期して、一方「↓」のクロック信号を受けるクロックドインパータは与えられるクロックの立ち下がりに同期して作動する。

特開昭62-249233(6)

Bが現れる。このクロック信号のBは、信号SDを一方の入力とする2入力ノア回路60の他方の入力に入力されている。従って、2入力のシャンの路60は、信号SCがロウレベルの時、クロック信号のBの反転されたクロック信号を出力する。この反転されたクロック信号は、直列に接続された遅延用インバータ61a.61b.61c.61dを介して3入力ナンド回路62に出力されるが、これが第3図に示すクロック信号のEである。

次に分周器32,33の構成について説明する。 両分周器32,33は、周一の構成を有するので、 分周器32について説明し、分周器33を構成す る部品・信号については括弧内に表記する。

分周器32(33)は、クロック信号供給部3 1と同様に、直列に接続されたクロックドインバータ63,64(83,84)とインバータ65. 66(85,86)を備え、アドレスデコーダ3 からの入力信号SG1(SG2)を入力してクロック信号 ФB(ФJ)に同期した信号に変換し、 クロック信号選択部35のノア回路67(87)

クロック信号 の立ち上がり及び立ち下がりに 同期して、クロック信号選択部35の まま 回路 6 7 の一方の入力に与えられる信号 S K はロウアクティブとされる。この結果、まま 回路 6 7 の出力にはクロック信号 ゆ J の反転信号が現れる。このクロック信号はインバータ 9 7 a 、9 7 b を介して3入力ナンド回路 6 2 に出力される。

一方、アドレスデコーダ3からの入力信号SG2がロウレベルとなると、分周器33におい Jの分周器32の出力するクロック信号のリカの分別とかりな立ち下がりに同期して、クロック信号の出力は3入では100円のカーでは100円のでは1

次に、以上の構成を有する本実施例の1ビット マイクロプロセッサ1が、そのマシンサイクルを

に出力する。一方、分周器32(33)は、この 他に、交互に直列接続されたクロックドインバー タ70、71(90、91)、インバータ72、 73 (92, 93) 及び2入力ノア回路75 (9 5)からなる分周郎を備え、ノア回路75(95) の出力を初段のインバータ72(92)へ入力す ることにより、クロック信号のB(のJ)に周期 した1/2分周を実現している。分周されたクロ ック信号のJ(ゆF)は、クロック信号選択部3 5の2入カノア回路67(87)の他方の入力端 子に入力される。尚、分周器32(33)におけ るインパータ77(97)は、クロックドインパ - 夕63.64.70.71(83.84.90, 91)を駆動する反転信号を生成するためのもの である。また2入力のノア回路75(95)の他 方の入力には、パワーオンリセット信号PORの 反転信号を出力するクロックドインバータ37の 出力が接続されている。

従って、アドレスデコーダ3からの入力信号S G1がロウレベルとなると、分周器32において、

切り換えて動作する様子を、第3図のタイミング チャートを参照しつつ、第4図のフローチャート に**処って説明する**。

本実施例の1ピットマイクロプロセッサ1は、 電源が投入された直後には、そのパワーオンリセ ット信号PORが所定時間ロウレベルとされ、こ の間、マシンサイクルを決定するクロック信号の もクロック信号選択部35から出力されない。投 入された電源電圧が安定状態に達するのに充分な 時間が経過した後、パワーオンリセット信号PO Rは解除(ハイレペルに反転)されるが、これに 同期して内部リセット信号RESがハイレベルに 反転され、所定時間TOだけハイレベルに維持さ れる。内部リセット信号RESがハイレベルとな ると、既述したようにN-MOSトランジスタT 「1がオンとなり、入力信号SCはロウレベルに 反転する(第3図タイミングt1)。この結果、 クロック信号のAの最初の立ち上がり後の立ち下 がりの時点(第3図t2)で、クロック信号選択 部35の2入力ノア回路60の一方に入力されて

いる信号S D はハイレベルとなり、ノア回路60. インバータ61aないし61dおよび3入カナンド回路62を介して、クロック信号 Ф B に対応したクロック信号 Φ 1 が、クロック信号 遺択部35より、1ピットマイクロプロセッサ1 のマシンサイクルとなる。

クロック信号の1を受けて、1ビットマイクロプロセッサ1はその動作を開始し、まず第4図に示すステップ150の初期設定の処理を行なう。初期設定とは、1ビットマイクロプロセッサ1の内部レジスタ、例えばリザルトレジスタ12等の内部レジスタ、例えばリザルトレジスタ12等の内部リセット信号RESによりクロック信号のBが選択されていることから、高速に実行される。

初期設定の直後には、クロック信号の2を選択する処理(ステップ160)が実行される。内部リセット信号RESがハイレベルに維持されている間に、マシンサイクルを決定するクロック信号

るのである。この結果、入力信号SG2に替えて 入力信号SCがロウレベルにされ(第3図タイミ ング t4)、内部リセット信号RESがアクトに でなった場合と同様に、クロック信号の人に 関して、高速動作を可能とするクロック信号の が、クロック信号選択部35よりクロック信号の が、クロック信号は が、クロックに はって、ステップ 170の処理の後、1ピット で イクロプロセッサ1は、 高速で予め定められた処理を実行する。

以上詳細に説明したように、本実施例の1ピットマイクロプロセッサ1によれば、1ピットマイクロプロセッサ1の動作速度を決定するマシックイクルを、周期の異なるクロック信号のBの命令の14[H]、015[H]、016[H]に公理を実行する必要がある場合にはクロック信号のとし、カウンタ22を用いたらに時間のウェイトなど低速の処理を実行する場合に

ゆ2を選択しておくのである。即ち、命令コード 出力部6より命令コード016[H]が出力され、 これがラッチされることにより、第2図に示した アドレスデコーダ3の部分において、N-MOS トランジスタTr6ないしTr17が総てオン状 態となり、入力信号SG2がロウレベルとされる。 この結果、既述したように、クロック信号のJに 同期して、クロック信号選択部35の2入力ナン ド回路87の出力にクロック信号の1が現われ、 第3図に示すタイミングt3にて、クロック信号 ゆは周期の最も長いクロック信号ゆ2に切り換わ る。従って、図示しないステップ160以降の処 理においては、1ピットマイクロプロセッサ1は 低速で動作することになり、カウンタ22を用い たカウント動作によるウェイト時間も長くするこ とが可能となる。

こうした低速動作に替えて、再び高速動作が要求される場合には、ステップ170に示すクロック信号中B選択処理がなされる。即ち、命令コード出力部6より命令コード014[H]を出力す

は、クロッとしている。 は、クロッとしている。 は、クロッとしている。 は、クロッとしている。 は、クロッとののでは、クロッとののでは、クロッとののでは、クロッとののでは、クロッとののでは、クロッとののでは、クロッとののでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとのでは、クロッとで、ので、ので、クロッとで、クロッとで、クロッとので、クロッとので、クロッとので、クロッとので、クロッとので、クロッとので、クロッとで、クロッとので、クロッとで、クロッとので、クロックでは、クロックでは、クロックでは、クロックでは、クロックでは、クロックで、クロックで、クロックで、クロックで、クロックで、クロックで、クロックで、クロックで、クロックで、クロックで、クロックで、クロックでは、クロックで、クロックは、クロックで、クロで、クロッで、クロ

尚、本実施例では、クロックドインバータを用い、マシンサイクルを決定するクロック信号の切り換えを、各クロック信号のA、のB。のJに同期させて行なっているので、クロック信号の切り換えの際に、ヒゲ状のパルスをクロック信号と

特開昭62-249233 (8)

して出力するといったことがなく、クロック信号 切り換えの原の誤動作等の問題は存在しない。

発明の効果

本発明のマイクロプロセッサによると、マイクロプロセッサの駆動の基となるマシンサイクを、周期の異なるクロック信号の中から選択することができる。これにより、カウンタの段散やメモリの容量等を増加することができるという効果を有する。従って、サイクリックに動作するマイクロプロセッサの汎用性を高めることができるという優れた効果を奏する。

4 図面の簡単な説明

第1図は本発明一実施例の1ビットマイクロプロセッサ1の基本的構成を示すプロック図、第2図は同じく1ビットマイクロプロセッサ1のマシンサイクル設定回路23を示す回路図、第3図は1ビットマイクロプロセッサ1の各部動作を例示するタイミングチャート、第4図は1ビットマイクロプロセッサ1の行なう「マシンサイクル選択

処理」の処理を示すフローチャート、である。

1…1ビットマイクロプロセッサ

6…命令コード出力部

10…ロジックユニット

12…リザルトレジスタ

22…カウンタ

23…マシンサイクル設定回路


30…発振器

31…クロック信号供給部


32,33…分周器


35…クロック信号選択部

代理人 弁理士 足立 勉



特開昭62-249233 (9)





第 4 図

